站長資訊網11月21日消息，新思科技(Synopsys)近日宣布與臺積電合作，基于臺積電N4P制程技術開發廣泛的Synopsys DesignWare®接口和基礎IP核組合，以促進芯片創新，助力開發者快速地成功設計出復雜的高性能計算(HPC) 和移動SoC。基于這一合作，開發者可基于臺積電的先進制程技術使用高質量IP核以實現設計和項目進度的嚴苛要求，并在性能、功耗、面積、帶寬和延遲等方面進行優化。
新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、IO、PVT監視器、嵌入式測試、模擬IP、接口IP、安全IP、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP核整合進芯片，新思科技“IP Accelerated”計劃提供IP核原型設計套件、IP核軟件開發套件和IP核子系統。我們在IP核質量和全面技術支持方面進行了大量投資，以協助開發者降低集成風險，縮短產品上市時間。
產品上市時間和資源
臺積電N4P制程技術上的DesignWare接口和基礎IP核計劃于2022年第一度開始上市。
特別提醒：本網信息來自于互聯網，目的在于傳遞更多信息，并不代表本網贊同其觀點。其原創性以及文中陳述文字和內容未經本站證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關內容。本站不承擔此類作品侵權行為的直接責任及連帶責任。如若本網有任何內容侵犯您的權益，請及時聯系我們，本站將會在24小時內處理完畢。
